오랜 잠수의 끝 일상 - 살아가는 이야기

가끔식 내 블로그가 생각날 때마다 들어와서, "아 내가 블로그를 열심히 했었드랬지" 생각했던 기억이 몇 차례 있다. 오늘도 그러해서 블로그에 들어와 봤는데, 최근 글 입력 시간이 2011년 11월로 되어 있음에 깜짝 놀랐다. 잠깐 놓았던 것이 아니라 이 정도면 싹 정리했다고 봐도 무방한 긴 시간이 아닌가. 그 동안 내 삶에 몇 가지 크고 작은 일들이 있었지만, 아무리 그래도 그렇지 2년의 시간이 지나간 속도에 놀라게 된다.

처음에는 바쁘다는 이유로, 그러다가 조금은 귀찮다는 이유로, 그 후에는 까먹고 존재를 까먹어 버린게 아니었을까. 내 블로그에 글이 그렇게 많은 건 아니지만 그래도 찾아주는 사람이 있었음에, 그리고 지금도 있음에 뿌듯하기도 하다. 앞으로 시간과 마음의 여유가 허락하는 대로 글을 올려야 겠다는 생각이 든다.

적어도 한 달에 한 개 씩은 올리는 월간개근(?) 블로거가 되어야겠다.



반도체: 팹리스와 파운드리 회로 - 나도 먹고 살아야지

다른 거대 산업들이 다 그러하듯, 반도체 산업 역시 규모의 경제를 따른다. 삼성이나 하이닉스가 수 조원을 반도체 설비에 투자한다는 뉴스는 더 이상 놀랍지 않다. 뭐를 생산해서 돈을 벌지는 차치하더라도, 반도체 생산을 위한 준비를 갖추는 데에만 수 조원 혹은 그 이상의 돈이 든다는 말이다. 작은 회사들, 아니 중견 기업이라도 쉽게 나댈 수 있는 상대가 아닌 셈이다.

반도체 산업 자체가 다양한 과학/공학적 지식을 바탕으로 하고, 엄청난 제작 설비 역시 필요로 하기에 돈이 많이 드는 건 이상한 일이 아니다. 하지만, 과거를 돌이켜 보면 이 정도로 돈이 많이 들지는 않았었다. 최신 공정인 28nm 혹은 그 이상의 미세공정에 뛰어들려면 몇 조 정도로는 (응?) 불가능하다. 예전에는 그래도 조 단위로 부으면 다 됐었는데 말이다. 몇 조씩 설비 투자에 쓰는 대인배님들, 그러니까 연봉은 억 단위로 주세요. 조 단위의 돈 역시 작은 회사들이 왈가왈부할 수 있는 수준은 아니다. 아니, 천억 단위만 되도 쉽사리 투자에 나서기 힘든 금액이다.

천문학적인 초기 투자의 필요성은 반도체 산업에 있어서 그렇게 작은 문제가 아니었다. 아니, 매우 큰 문제라고 할 수 있었던 게, 산업을 이루는 구성원(e.g. 반도체 회사들)들 사이의 역학 관계가 고착되어 버리고, 매우 큰 초거대 기업만이 살아남는 독과점 시장으로의 진입까지 가능했기 때문이다. 경쟁에 참여하려면 일단 1조 받고 2조 더 투자부터 해야 하는 상황은 분명 좋은 기업 환경이 아니다.

설계와 제작, 난 둘 다

반도체 산업의 초기 비지니스 모델은 수직적 구조, 그러니까 한 놈이 처음부터 끝까지 다하는 구조에 바탕을 두고 있었다. "처음부터 끝까지"의 과정을 크게 나눠보자면, 대략
  • 시스템을 구현하기 위한 칩의 세부동작을 정의하는 설계design
  • 반도체 칩을 물리적/화학적으로 만들어내는 제작fabrication
이 정도로 볼 수 있다. 초기의 반도체 회사들, 이를테면 인텔이나 IBM 등은 스스로 설계부터 제작까지 완료하는 "난 둘 다" 스타일이었다. 아니, 그 당시에 있던 모든 반도체 회사들은 설계와 제작을 동시에 수행했다고 봐도 무방하다. 지금보다 규모가 훨씬 작았던 그 당시 반도체 시장 상황은 산업의 세분화를 이끌기에 부족했다. 덧붙여 반도체 제작 기술의 부족함도 한 몫 했다고 볼 수 있다. 칩을 잘 제작하는 거 자체가 핵심 역량core competence이었기 때문에 제작을 포기할 이유가 없었던 거다.

이러한 사업 모형business model은 당연한 귀결이었고, 꽤나 타당했다. 1980년대까지 "난 둘 다" 모형이 지배적이었고, 그 후로도 자본력을 갖춘 거대 기업은 여전히 이를 표방하고 있다. 뭐, 처음부터 끝까지 모든 솔루션을 제공할 수 있기에 거대 기업인 것이라 말할 수도 있겠지만.

2010년 반도체 회사 매출 순위: 단위는 million $

위의 표는 2009년, 2010년의 반도체 회사 매출 순위를 보여 준다. 예상대로 외계인 고문의 달인 인텔Intel이 1위를 차지하고 있으며, 이를 삼성Samsung이 열심히 추격하고 있다. 우리의(?) 삼성은 세계 2위의 반도체 회사였고 회사이며 (적어도 당분간은) 회사일 것이다. 혹시 콩삼성? 도시바Toshiba나 르네사스Renesas는 일본, TI (Texas Instrument)와 마이크론Micron은 미국, STMicroelectronics는 프랑스, 하이닉스Hynix는 한국에 근거를 둔 거대 반도체 회사다. 이들의 공통점은 설계와 제작을 동시에 한다는 점이고, 그러기에 엄청난 매출을 올릴 수 있기도 하다. 심지어, 10위 권 밖에 있는 반도체 회사 중에도 제작 설비를 가지고 있는 경우가 꽤 있다.

그런데 여기에서 의문이 든다: 9위 퀄컴Qualcomm과 10위 브로드컴Broadcom은 뭔가? 얘네는 자체 제작 설비가 없는 회사들인데도 10위권에 들어왔다는 말인가? 이에 대한 대답은 "그렇다"이다. 퀄컴은 무선통신, 브로드컴은 유선통신 등의 분야에서 업계 최고를 달리는 큰 회사다. 자체 제작 설비가 없다는 불리함에도 불구하고 저 정도의 규모의 매출을 달성할 수 있었던 거다. 이 말을 곰곰히 생각해 보면, 이들의 성공을 뒷받침하는 사업 모형이 존재할 거라는 결론에 이르게 된다. 순위권에 들 정도의 큰 회사가 별도의 사업 모형도 없을 리는 만무하기 때문이다. 자체 제작 설비가 없는 이들 회사들이 "난 둘 다"를 표방하는 초거대 반도체 회사들과 경쟁할 수 있는 밑바탕은 무엇일까?

설계전문과 제작전문: 팹리스와 파운드리

반도체 제작 시설을 갖추기 위한 천문학적 투자는 고정 비용fixed cost의 증가를 가져왔다. 일단, 고정 비용의 선투자를 감당할 수 없는 회사는 반도체 제작에 뛰어들 수 없다. 그러기에, 돈 없는 작은 반도체 회사들은 큰 고민에 빠졌다. 이런 식으로는 사업 자체를 지속할 수 없었기 때문이다.

근데, 큰 회사라고 해서 걱정이 없었던 것만은 아니다. 초기 투자 비용을 감당할 수 있는 덩치를 지녔다 할 지라도, 투자금은 언젠가 회수되어야만 한다. 천문학적인 고정 비용에도 불구하고 이익을 남기려면 폭리를 취하거나 매우 많은 판매량을 기록해야 한다. 그런데, 무어의 법칙Moore's law을 따르는 반도체 시장은 사업자가 폭리를 취하기 좋은 곳이 아니었다. 반도체 성능은 점점 향상되는 반면 가격은 계속 떨어졌음을 목격하지 않았는가? 결국, 박리다매薄利多賣 쪽으로 전략을 틀 수 밖에 없었다. 제품 당 이윤으로만 보면 박리가 아니었을지도 모르나, 설비의 감각상각을 포함한 고정 비용을 판매량으로 나눠서 더해주면 왠만해서는 폭리를 취할 수 없었다. 무조건 많이 팔아야만 살아남을 수 있는 상황이 오고 있었다.


고정 비용이 차지하는 부분이 많다면, 상품을 엄청나게 많이 팔아야 감당할 수 있다

그래서 등장한 사업 모형이 바로 설계 전문회사와 제작 전문회사의 분리이다. 이들은 팹리스fabless와 파운드리foundry라고 불리는데, 그 어원을 먼저 살펴보자. 반도체 제작을 영어로 fabrication이라고 하며, 줄여서 팹fab이라고도 말한다. 팹은 제작 행위를 말할 수도, 제작 설비나 시설을 지칭할 수도 있다. 반도체 제작 설비 없이 설계만을 전문으로 하는 회사는 자체 팹이 없기에, "팹이 없다"는 뜻의 팹리스fabless라 불렸다. 반면, 설계 없이 제작만을 전담하는 회사는 주조/주물 공장이라는 사전적 의미의 파운드리foundry라 불리게 되었다.

반도체 설계만을 전담하는 팹리스는 제작 설비와 관련된 일체의 투자를 하지 않는다. 그들이 집중하는 건 설계 자체이기에, 번뜩이는 아이디어를 바탕으로 새로운 칩을 만들어내는데 집중할 수 있다. 회사에 있는 설비는 고성능 컴퓨터와 반도체 측정 장비일뿐, 제작 시설은 더 이상 없다. 제작은 파운드리에 용역을 맡기는 식으로 진행되기 때문이다. 스스로 하지 않고 용역을 주기에 칩 하나 당 제작 비용, 좀 더 정확히 말하면 위 표의 가변 비용variable cost 부분이 증가할 것이다. 하지만, 막대한 양을 차지하는 고정 비용을 날려버렸기에 총 비용은 감소하게 된다. 

제작만을 전담하는 파운드리 입장은 어떨까? 그들이 생산 설비에 엄청난 비용을 선투자해야 하는 데에는 변함이 없다. 하지만, 팹리스-파운드리 모형 덕택에 그들은 안정적인 용역 업체(?)가 될 수 있었다. 생산되는 칩이 시장에서 어떤 평가를 받을 지, 경쟁 설계회사와의 피튀기는 싸움에서 살아남을 지는 그들의 관심사가 아니다. 설계 전문회사와 약속한 대로 잘만 생산해낼 수 있다면 파운드리는 행복하다. 몇몇 파운드리가 다수의 팹리스 회사를 상대하는 구조가 정착되고 나면, 부족한 수요를 걱정할 필요도 없어진다. 굳이 따지자면 팹리스가 갑甲, 파운드리가 이겠으나, 을이 갑보다 더 힘쎈 상황이라고나 할까.

파운드리 시장의 지배자 - TSMC

팹리스-파운드리 사업 모형의 등장은 반도체 시장을 급격하게 성장시켰다. 예를 들어볼까? 컴퓨터의 그래픽 처리 장치(GPU)를 생산하는 엔비디아NVIDIA나 ATI, 유/무선 랜카드 등의 통신관련 칩을 생산하는 마벨Marvell이나 브로드컴Broadcom, 프로그래밍 가능한 하드웨어(FPGA)를 생산하는 자일링스Xilinx나 알테라Altera, 이들은 모두 팹리스 업체들이다. 이들 회사들의 약력을 훑어보면, 대부분 1990년대 이후에 생겨났거나 급성장 했음을 볼 수 있다.

그렇다면 파운드리 시장은 어떨까? 이곳에서 우리는 TSMC(Taiwan Semiconductor Manufacturing Company)의 이름을 발견할 수 있다. 우리가 이렇게 잘(?) 된 건 다 TSMC 때문인가 보다.

반도체 파운드리 회사 순위: TSMC짱 무시하지 말라능!

TSMC의 2010년 매출은 무려 $13.3B인데, 이 액수는 반도체 업계 3위인 도시바보다 살짝 앞선 것이다. 여기에서 우리는 앞에서 살펴본 "반도체 회사 순위"가 조금은 이상함을 알 수 있다. 1위 인텔부터 8위 마이크론에 까지 회사의 매출액에는 설계/제작 부문이 모두 포함되어 있는데, 왜 TSMC는 저기에 끼워주지 않는단 말인가. TSMC는 제작만 하는 용역이다보니 반도체 회사에 끼워주기 좀 그런가보다. 어쨌든, 중요한 건 TSMC의 규모가 전체 반도체 시장을 기준으로 봐도 꽤나 크다는 거다. 참고로, 제작전문회사 순위에서 삼성은 2010년 기준으로 10위에 불과하다. 뭐, 올해가 지나면 5위권으로 들어올 꺼라 예상되기는 하지만 말이다.

반도체 회사 순위 1위에 빛나는 인텔의 매출액은 2위 삼성의 1.5배 정도이다. 근데, 제작 전문회사 1위인 TSMC는 2위 UMC보다 3배보다도 더 많은 매출을 기록하고 있다. 비단 매출액에서만 차이나는 건 아니다. 1위 TSMC와 2위 UMC 사이의 기술력 격차는 매우 심해서, 팹리스에서 설계한 고성능 반도체의 생산은 TSMC가 사실 상 전담하고 있는 상황이다. 오히려 업계 3위인 글로벌 파운드리Global Foundry가 기술력에 있어서는 UMC보다 낫다. 몇몇 팹리스, 이를테면 GPU나 FPGA 등의 고성능 반도체를 설계하는 업체에게 있어서 TSMC는 유일한 제작 파트너인 셈이다. 그리고 TSMC는 땡깡을 부리기 시작했습니다.

파운드리 시장의 미래

반도체 설비의 초기 투자 비용은 공정이 미세화 됨에 따라 천문학적으로 증가하고 있다. 앞에서 살펴본 대로라면, 이런 환경은 팹리스-파운드리 사업 모형을 강화시킬 것이다. 과연 그러한가?

대답은 "그렇다"이다. 근데 그 양상이 매우 급진적이다. 그 몇 가지 예를 들어보겠다.
  • 인텔이 22nm 공정 개발에 처음 착수했을 때, 그 천문학적인 고정 비용을 감당해내려면 인텔의 칩 수요만으로는 부족하다는 내부 보고가 나왔다고 한다. 업계 1위인 인텔의 자체 수요만으로 팹이 이득을 낼 수 없다면, 결국 외부의 수요를 끌어들일 수 밖에 없다. 이 말은 인텔도 이제 파운드리 사업에 진출할 수 있다는 뜻이다. 아싸, 외계인의 기술이 드디어 공개되는 건가.
  • 삼성은 현재 파운드리 업계에서 10위를 차지하고 있지만, 조만간 급상승할 것으로 예상된다. 특히나 더욱 주목할 만한 점은, 삼성이 주력하는 공정이 32nm 이하 급의 초미세공정이라는 점이다. 45nm, 65nm 같은 중간 과정은 생략한다. 삼성이 파운드리 산업을 신성장동력으로 삼은 이유는 인텔이 고민하는 점과도 일맥 상통할 것 같다.
  • IBM이 반도체 제작 설비에 계속 투자해야 하는지, 가면 갈수록 이윤을 내기 힘들 것임이 뻔할 것임에도 불구하고 그래야 하는지에 대한 기사가 EE times에 올라 왔었다. 참고로 IBM의 기술력은 인텔이나 삼성에 비해 밀리지 않지만, 그들의 사업 모형이 제품 생산 및 판매에 있지 않기에 다소 생소할 지 모르겠다. 그 기사의 결론 중의 하나는, 미국 내에서는 인텔의 기술 독점을 방지하는 차원에서, 전세계 적으로는 미국의 기술적 우위를 지키는 차원에서라도 IBM의 투자가 이어져야 한다는 거였다.
  • 파운드리 업계 3위에 빛나는 글로벌 파운드리는 그 시작점이 AMD의 공정 설비다. 인텔의 라이벌이라 쓰고 호구라 읽는 관계인 AMD는, 자체 수요만으로 팹 시설을 감당할 수 없었기에 수년 전에 공정을 매각하였다. 그리고, 거기에서부터 글로벌 파운드리라는 파운드리로의 전환이 시작됐다. 이처럼 반도체 제작 설비에 대한 투자를 주저하거나 심지어 포기하는 대형 회사들은 의외로 적지 않다.
이런 상황에 덧붙여, 근래에 불어닥친 TSMC의 버벅거림은 향후의 파운드리 시장을 예측하기 어렵게 했다. 그와 동시에 삼성의 초미세 공정 시장에서의 등장을 허용하고 말았다. 난, 혹자가 생각하는대로 TSMC가 삼성에 마냥 발릴 거라고 믿지는 않는다. TSMC는 그렇게 허접한 회사가 아니었고, 현재도 허접한 회사는 아니다. 물론, 초미세 공정 시장에서 삼성에 추격을 허용한 건 사실이지만 말이다.

본 블로거의 생각으로는, 반도체 시장이 계속 성장할 것이라는 가정하에 인텔이나 삼성 같은 초거대 회사만이 자체 제작 설비를 유지할 수 있을 거라고 본다. 이는 필연적으로 파운드리 사업의 성장을 가져오겠지만, 그 열매는 현재 업계를 지배 중인 파운드리 회사로 향하지 않을 것 같다. 인텔이나 삼성 등의 초거대 회사가 파운드리 업계의 상당 부분을 차지할 날이 조만간 올꺼라 생각한다. 하지만, TSMC만은 그 열매를 함께 나눌 것이라고 본다. TSMC는 이미 나머지 파운드리 들과 비교하기에는 너무나 크며, 삼성의 초미세 공정은 절대로 범용 옵션이 될 수 없을 것이다. 파운드리 사업의 규모에 있어서 그러하고, 정치적인 부분에 있어서는 더욱 더 그러하다.

반도체: 미세공정의 발전 회로 - 나도 먹고 살아야지

반도체나 하드웨어 쪽에 관심이 있는 사람이라면 "이게 다 TSMC 때문이다"라는 말을 한번쯤은 들어봤을 것이다. 반도체 제작전문 회사인 TSMC가 일을 제대로 못 하는 바람에 새로운 하드웨어 출시가 연기되고 여친/남친도 안 생기고 가격도 올라간다는 우스갯소리다. 그 곁다리로 HKMG가 어떻고 SiON은 또 어떻고 등의 말도 흘러나온다. 이들 정체를 알 수 없는 전문 용어들은 반도체 미세공정과 관련된 것들이다.

2010년까지 28nm HKMG, SiON 공정 완료 예정: 그건 TSMC 생각이고

이번 글에서는 반도체 미세공정, 구체적으로 미세화와 관련하여 논의를 진행해 볼 까 한다. HKMG 같은 뭔가 있어보이는 단어가 의미하는게 뭔지, 앞으로는 상황이 어떻게 진행될 지 역시 다룰 것이다.

28nm, 40nm 같은 숫자는 어디에서 왔나

신문기사에 나오는 28nm, 32nm, 40nm 같은 숫자는 뭘까? 낮은 숫자일수록 더 정밀하고 좋다는 거 까지는 알겠는데, 구체적으로 이 녀석이 지칭하는 게 무엇인지 궁금하지 않은가? 여기에는 약간의 전문 지식이 필요하다.

안녕하세요, 저는 트랜지스터입니다. 반도체 속에는 제가 너무 많지요.

트랜지스터는 (디지털 회로 관점에서) 켜기/끄기가 가능한 스위치에 불과하다. 켜고 끄기를 결정하는 단자가 게이트gate, 스위치의 양단이 소스source, 드레인drain에 해당한다. 스위치의 성능을 높이는 방법에는 두 가지가 있다.
  1. 켜기/끄기를 결정하는 게이트의 민감도를 높인다
  2. 스위치 양단인 소스/드레인 사이의 거리를 줄인다
여기에서 소스-드레인 사이의 최소거리를 minimum device length, 번역하면 최소선폭이라고 한다. 28nm나 40nm 등의 숫자는 최소선폭의 길이로, 이 숫자가 작아진다는 건 결국 스위치의 성능이 좋아짐을 의미한다. 구체적으로, 스위치의 동작속도가 빨라지거나 같은 동작을 하는 데 적은 에너지를 소모하게 된다. 흔히들 말하는 고성능high performance이나 저전력low power 설계가 용이해지는 셈이다.

그렇다면 게이트의 민감도는 어떠한가? 위의 그림에서 보면, 게이트와 소스/드레인/바디body 영역은 게이트 옥사이드gate oxide, 줄여서 옥사이드라는 절연체--전기를 통하지 않는 물질--에 의해 분리되어 있다. 전기가 통해서 정보를 전달해야 하는데 왠 절연체가 있냐고? 비유를 들어보자면, 옥사이드가 도로를 끊어버렸기에, 직접 가는 대신 이쪽에서 저쪽으로 소리를 질러서 정보를 보낸다. 옥사이드의 두께가 얇다면 소리를 좀 작게 쳐도 다 들리지 않을까? 결과적으로, 게이트의 민감도는 옥사이드의 두께에 반비례하게 된다.

여러분이 미세공정을 제작한다고 해 보자. 소스-드레인 사이의 거리가 작으면 성능이 향상되기에 최소선폭을 줄이려고 노력한다. 옥사이드 두께를 줄이면 민감도 증가로 인해 성능이 좋아지는 건 역시 알고 있다. 그런데 얘는 건들지 않고 둘 이유가 있겠는가? 그렇다. 공정이 진보됨에 따라 최소선폭과 옥사이드 두께가 모두 줄어들게 된다. 28nm나 40nm 등의 숫자는 공정의 진보 정도를 함축적으로 드러내는 수치일 뿐이다.

미세공정의 발전의 로드맵 

기사에 오르락내리락 하는 공정은 28nm/32nm 등의 초미세 공정이지만, 대부분의 반도체 칩은 45nm, 65nm 공정에서 만들어지고 있다. 휴대폰으로 말하자면 45nm/65nm는 현재 주류를 차지하고 있는 3G, 28nm/32nm는 앞으로 대세가 될 4G 정도에 해당된다. 발전 양상이 세대 별로 나누어진다는 건 별도의 표준화 단체나 조직이 있다는 걸 암시한다. 그렇지 않다면 44nm니 61nm 같은 이상한(?) 공정도 나와야 하지 않겠는가. 도대체 공정의 최소선폭은 누가 정하는 걸까?
 
ITRS 가라사대: 공정의 최소선폭은 의견을 모두 수렴하여 나님 맘대로 정합니다

ITRS (International Technology Roadmap for Semiconductors) 기관은 반도체 설계/생산 업체가 참여하는 조직으로, 공정의 발전 속도를 조절한다. 그리고 과학자/공학자는 저걸 맞추기 위해 죽도록 일한다. 계획대로라면 이미 우리는 32nm를 거쳐 22nm 시대에 살고 있어야 하는 셈이다. 뭐, 22nm 비메모리 공정이 현재 존재하고 설계도 이뤄지고 있으니 전혀 틀린 건 아니지만, 전반적으로 스케줄이 뒤로 밀리고 있는 건 분명하다. 그것이 기술적 문제 때문인지, 아니면 경제적 문제가 더 중요한 것인지는 논의가 필요하지만 말이다. 참고로, ITRS님의 말씀대로라면 웨이퍼 크기도 45cm로 가야하지만 현실은 글쎄다.

ITRS가 제시하는 최소선폭을 보면 세대마다 대략 30% 정도의 크기 감소가 이뤄짐을 알 수 있다. 현재 주류 중 하나인 45nm는 65nm 공정의 다음 세대이며, 여기에서 더 나아가면 32nm나 22nm 공정에 이르게 된다. 그렇다면 28nm나 40nm와 같은 공정은 무엇이라 말인가? 뭔가 많이 들어본 숫자이고 그럴듯 하기도 한데 ITRS 로드맵에는 없다. 그깟 로드맵 그냥 생까는거야. 이런 공정들을 축소shrink 공정이라고 불리는데, 비유를 들자면 원래 있던 설비를 업그레이드 한 결과물이다. 40nm 공정이 그 대표적인 예로, 45nm 공정을 10% 가량 축소시킨 결과물이다. 마찬가지로 55nm는 65nm 공정의 축소물이다.

정리하자면, 한 세대마다 최소선폭은 30%만큼 줄어든다. 같은 세대 내에서도 열심히 노력하면 10% 정도까지 더 쥐어짤 수 있다. 따라서, 축소공정은 일반공정이 충분히 가동되고 시험된 후에야 가능하다. 제품을 사자마자 업그레이드 하는 정도의 속도는 일어나기 힘든 것이다. 그렇게 무리한 시도를 했다가는 수율 0%를 달성하는 날이 올 지도 모른다.

28nm/32nm와 40nm 사이의 벽 

최소선폭 0nm를 향해 줄기차게 달려가던 선두주자 인텔(Intel, 43세) 군은 큰 문제를 발견한다. 전방 10km 지점부터 도로 상태가 메롱이라 더 이상 갈 수가 없다는 거다. 그 뒤를 쫓는 아범(IBM, 100세) 옹 역시 길에 문제가 있음을 존재함을 알게 된다. 한편, 인텔 군을 사랑해 온 츰씨(TSMC, 23세) 양은 생각이 좀 달랐다. 결국은 인텔 군을 따라가겠지만 당장은 달리는 게 더 중요하다. 도로가 그렇게 개판인지는 가봐야 알 일이니까, 일단은 현재 도로로 달리면서 최대한 재미를 본 후, 새로운 도로가 필요하면 나중에 깔기로 한다.

반도체 공정 기술에서 외계인급 성능을 자랑하는 인텔은 2000년대 중반에 들어서, HKMG(high-K dielectric, metal gate)라는 이상한 기술을 들고 나온다. 트랜지스터의 성능을 높이는 방법에는 게이트 민감도의 증가가 있음을 앞에서 살펴 보았다. 민감도는 옥사이드의 두께에 반비례하기에, 미세공정으로 갈수록 옥사이드가 원자학적(?)으로 작아지게 된다. 65nm급 공정에서는 이미 옥사이드 두께가 2nm 미만으로 떨어져 버렸으니 말이다. 2nm가 어느 정도되는 두께냐고? 실리콘 분자의 직경이 0.55nm니까 이걸 겹쳐서 잘 쌓아도 8겹 밖에 되지 않는 두께다.  

이번 글에 벌써 두번째 출연이라능. 잘 봐 달라능.

옥사이드의 존재 이유는 크게 두 가지로 볼 수 있다.
  1. 게이트와 트랜지스터 내부를 (직류적 관점에서) 절연한다
  2. 게이트와 트랜지스터 내부를 (교류적 관점에서) 연결한다 (응? 뭐라고 이 자식아?)
옥사이드는 절연체이기에 분명히 연결이 끊어진다. 하지만, 이쪽 끝에서 저쪽 끝까지 소리를 지르면 정보 전달은 가능한 상황이다. 그런 의미에서 절연하지만 연결한다고 말한 것이다. 문제는 이 둘이 상충되는 관계에 있다는 거다. 가혹한 우리는 트랜지스터에서 최대 성능을 뽑아내고 싶기에, 옥사이드의 연결 기능을 강화시켰다. 그 결과 게이트와 트랜지스터 내부 사이의 절연성이 타격을 받게 되었다. 분명히 끊어져 있어야 되는데 전류가 게이트 방향으로 "줄줄 새는" 현상이 발생하는 것이다. 줄줄 새는 전류를 누설전류leakage current라고 지칭하는데, 이게 콸콸 새기 시작하니 문제인거다.

콸콸 새면 뭐가 문제냐고? 칩이 정상 동작 중일때는 그럭저럭 큰 문제없이 묻어갈 수 있을지도 모른다. 동작하는 순간에는 회로 자체가 소모하는 전류가 훨씬 크기 때문이다. 문제는 그 회로 님께서 휴식에 들어가셨을 때이다. 이를테면, 스마트폰으로 음악을 듣을 수 있지만 전화를 걸면서 음악을 듣지는 않는다. 음악도 안 듣고 인터넷도 안 하고 전화도 안 오고 있다면 스마트폰은 사실 상 아무 일도 하지 않는다. 이럴 때 스마트폰 내부의 칩은 전력 절약 모드로 들어가서 일 안하는 놈한테 밥을 안 주는 효율성 극대화 작업을 한다. 바로 이 때 누설전류가 문제를 일으킨다. 아무 일도 안 하는 현대판 흥부가 밥풀을 하나씩 줏어먹는다. 여기에서 중요한 건 누설전류의 크기가 "트랜지스터 전체 개수"에 비례한다는 거다. 흥부가 한 두명이면 괜찮은데, 어느 샌가 10억명의 훙부가 밥풀을 뜯어가는 셈이다.

그렇기에 옥사이드 두께를 마구 줄여댈 수는 없다. 하지만, 속도 향상을 위해 옥사이드 두께는 줄어들어야만 한다. 모순되는 두 조건은 반도체 제작을 매우 어렵게 만들었다. 40nm까지는 괜찮은 결과를 내는데 성공했지만, 32nm 공정부터는 큰 어려움을 겪고 있다. 그리고 지구는 멸망했다 HKMG가 나타났다.

각광받기 시작한 HKMG

일반적으로 말하는 트랜지스터의 정식 명칭은 MOSFET (Metal-Oxide-Silicon Field Effect Transistor), 흔히들 줄여서 MOS라고 말한다. MOS라는 이름은 트랜지스터의 생김새에서 온 거다. 위에 있는 트랜지스터 구조는 세로 방향으로 봤을 때 gate-oxide-silicon으로 되어 있다. 옛날옛적 소싯적에는 게이트를 금속metal으로 만들었기에 MOS (metal-oxide-silicon)라는 별칭으로 불렀다. 현재 공정에서는 gate가 폴리실리콘polysilicon이라는 물질로 구성되기에 MOS보다는 POS (polysilicon-oxide-silicon)가 더 적합한 이름이겠지만.

기존의 공정에서 옥사이드를 구성하는 물질은 SiON이다. 그런 이유로 현재의 공정을 SiON 공정이라고 지칭하는 경우가 꽤 있는 것 같다. 미세공정으로 진보함에 따라, 옥사이드의 얇아진 두께 때문에 누설전류가 급증하는 바로 그 공정이 SiON 공정이다.

게이트와 트랜지스터 내부 사이의 옥사이드 두께를 두고 상충되는 두 가지 조건--트랜지스터 성능과 누설전류--을 어떻게 해결할 수 있을까? 누설전류를 줄이기 위해 옥사이드를 두껍게 할 수 밖에 없다. 여기에서 약간의 마법을 발휘하여, 이쪽에서 저쪽으로 소리를 지르는데 "마이크"를 쓴다고 하면 어떨까? 출발지에서 내는 소리는 같지만 도착점에서는 훨씬 잘 들린다. 물리적인 거리는 그대로지만 사실 상의 거리는 더 가까워진 셈이다. 역으로 생각하면, 이쪽과 저쪽 사이의 거리가 더 멀더라도 마이크가 있기에 도착하는 소리 크기를 같게 유지할 수 있다. 기술적으로 이를 가능하게 하는 것이 high-k dielectric 물질의 사용이다. 그런데, high-k는 금속 게이트metal gate와 커플이기에 뗄 수 없는 관계이기에 high-k metal-gate를 묶어서 HKMG로 쓰는 것이다.

22nm HKMG 공정의 gate-oxide-silicon 단면도

위의 그림을 보면, 금속 게이트 단자 및에 HfO2라는 정체 불명의 물질이 옥사이드로 깔려 있으며, 그 바닥에 트랜지스터 내부를 구성하는 실리콘이 있다. 말 그대로 high-k metal gate를 사용한 트랜지스터다. 절연체 두께를 눈대중으로만 보아도 2nm는 넘어감을 볼 수 있다. 이 값은 세대가 3개나 뒤쳐진 65nm SiON 공정의 절연체 두께와 비슷하다.

32nm 이하의 공정에서는 HKMG가 SiON을 제치고 사실 상 대세로 자리잡은 것 같다. 역시 인텔이 만들면 다릅니다. 반면, SiON의 강자인 TSMC는 조금 주춤거리는 모습이다. 그렇다고 해서 TSMC가 HKMG를 안하는 건 아니니까 조만간 살아나지 않을까 싶다. 아니면 외계인이라도 생포해서 SiON 기반의 28nm 공정을 대폭 개선할 수도 있고 말이다.

차세대 트랜지스터: 핀펫

HKMG 기술을 사용한 트랜지스터를 세로 방향으로 보면 metal-oxide-silicon이 되니, 여전히 MOS 트랜지스터이다. 하지만 인텔의 말에 의하면, 22nm 미만 공정, 이를테면 15nm에서는 기존 MOS 구조를 이용하는 게 불가능하다. 트랜지스터는 본질적으로 게이트가 드레인/소스 사이를 쥐락펴락하면서 동작하는데, 15nm쯤 되면 드레인-소스간의 거리가 워낙 가까기에 둘이 알아서 쿵짝쿵짝 한다는 거다. 트랜지스터가 트랜지스터이기 위해서는 게이트의 힘을 늘려서 드레인-소스 커플을 뼈와 살까지 분리해야 한다. 여기에서 인텔님은 말씀하시길
인텔曰: 게이트 하나로 안되? 그럼 하나 받고 하나 더.
그래서 게이트 입력이 두 개인 트랜지스터가 나오게 되었다. 그 중에서 인텔이 택한 건 핀펫FinFET으로, 그 이름은 트랜지스터의 게이트가 지느러미fin처럼 생긴 사실에서 연유했다. 참고로, FinFET 연구의 상당 부분은 캘리포니아 주립대 버클리 캠퍼스의 반도체 소자 관련 연구소에서 이뤄졌다. 대놓고 인텔꺼는 아니라는 말씀.




윗 그림을 통해 얻을 수 있는 결론은, 그깟 트랜지스터 힘껀 쥐어짜면 드레인으로 새는 누설전류가 없어진다는 거다. (응?) 근데, 저 그림은 핀펫의 사용을 단순히 누설전류 최소화의 관점에서만 보여 준다. 핀펫이 비단 누설전류 때문에만 주목받는건 아니지만, 지식이 짧은 관계로 자세한 건 생략한다. 참고로, 생긴게 3차원 비스무리 하기에 인텔에서 3D 트랜지스터라고 광고하는 모양이다. 아니, 이제 인텔도 약을 파네?

2011년 여름 인턴 - 램버스 일상 - 살아가는 이야기

올해는 반도체 경기가 꽤 좋은 것 같다. 주변에 인턴 자리가 넘쳐나는 덕택인지 나도 램버스Rambus라는 회로 설계 회사에서 한 자리를 차지하게 됐다. 램버스는 스스로의 정의에 따르면 licensing company이다. 비슷한 예를 들자면 퀄컴Qualcomm이 있다는데, 퀄컴은 뭐 램버스보다 더 크고 다양하다보니 딱 들어맞지는 않는다. 램버스는 기술을 선도 개발하고 이를 특허로 보호한 후, 특허 사용권이나 혹은 개발된 지적 재산(IP, intellectual properties)를 팔아서 돈을 번다. 난 그렇게 벌어온 램버스의 돈을 아주 조금 꿀꺽한다.

사실, 램버스는 내 연구실과 관계가 있는 회사이다. 램버스의 창립자는 사실 상 마크 호로위츠Mark Horowitz인 걸로 알려져 있는데, 이 분이 내 지도교수 일라드 앨론Elad Alon의 지도교수이기 때문이다. 램버스의 주력 엔지니어들은 상당 수가 스탠포드, 그 중에서도 호로위츠 연구실 출신이다. 같은 연구실 출신끼리 잘 알다보니 내 지도교수와도 잘 알고, 그래서 내 연구실에서는 매년 누군가 이 곳에 인턴을 하러 온다. 올해에는 나를 포함하여 2명이 이 곳에 와 있다. 친구와 같이 왔으니 조금은 덜 외롭다고나 할까.

램버스는 예전에 로스 알토스Los Altos에 있었으나 최근 들어 써니베일Sunnyvale로 이사해 왔다. 들뜬 마음으로 첫 출근을 하는 날, 난 엄청난 애로 사항에 접하고 말았다. 아니, 램버스의 주소을 네비게이터에 넣었더니 "이런 곳 없는데?"라고 불평하는 게 아닌가. 은근 짜증났지만 어찌저찌 스마트폰 덕택에 근처까지는 왔는데, 눈 앞에 보이는 건 NASA. 분명히 이 길을 따라서 가면 된다는데 앞에 보이는 건 왠 NASA 입구였다.

나중에 알고보니 램버스가 이사온 Enterprise Way 근방은 최근에 개발된 곳이었다. 바로 옆에 NASA의 기지, 뒤에는 록히드 마틴Lockheed Martin이 위치한 무서운 동네다. 내 생각으로는 얘네들 때문에 이 쪽을 걍 노는 땅으로 두어왔던 게 아닌가 싶다. 땅이 부족했는지 어쨌는지 하여튼 최근에 개발을 하다보니 오래된 네비게이터에는 들어가 있지도 않는 듯. 내가 램버스로 오는 길은 NASA 시설을 바깥으로 빙 둘러와야 되는데, 이 길은 다행히 개방이 되어 있다. 맨 처음에는 나는 NASA 내부로 이어지는 반대쪽 길이 막혀있는 걸 보고 당황했던 거였더랬다.

A 마크가 표시된 곳이 바로 램버스. 이렇게 보면 참 좋은데 말이야.

하지만 조금만 멀리에서 보면 왼쪽에는 NASA가, 마크는 안 되어 있지만 위쪽에는 록히드 마틴이...

램버스에 와서 몇 가지 서류 작업을 마친 후 난 여기에 있는 엔지니어들을 만나볼 수 있었다. 그리고, 난 알게 되었다: 램버스의 엔지니어 다수는 ph.d, 개중에서도 스탠포드 ph.d라는 사실을. 아우 몰라 무서워. 뭔가 많은 걸 배울 수 있을 것 같은, 뭐 달리 말하면 많은 괴롭힘을 당할 것만 같은 생각이 들었다. 그래도 똑똑한 사람들과 함께 일할 수 있다는 건 참 즐거운 일인 것 같다. 그러다보면 언젠가 먼훗날에 나도 똑똑해질 날이 오겠지? (퍽퍽)

램버스는 연구소 중심의 회사이다 보니 엔지니어가 갑인 것 같은 느낌이다. 출퇴근 시간에 제약도 없고, 내가 중간에 뭘하고 있는지 딱히 신경쓰지도 않는다. 어떨 때는 대학원 생활과 별 차이가 없다는 생각도 든다. 내가 할 일을 잘 하고 있는 이상 세세한 제약이나 규칙은 없다. 예전에 아는 형님이 하셨던 말이 떠올랐다: "램버스는 연구하기에 굉장히 좋은 곳이라능. 거기에서 일하면 포닥이나 다를꺼 없다능". 나중에라도 한국에 들어갈 준비를 한다면 이 곳이 중간 경유지로 최적일 것 같다는 생각이 들었다.

난 오자마자 한 1인 프로젝트에 참여하게 되었다. 기본적으로 일은 다 내가 하고, 결정은 멘토가 내리는 시스템이다. 근데, 멘토의 아이디어가 꽤나 신기하고 마음에 든다. 열심히 해서 좋은 논문이 나올 수 있도록 해봐야겠다.

2011년 봄학기 마무리 일상 - 살아가는 이야기

바쁘고 탈도 많았던 한 학기가 끝났다. 이것저것 쌓인 일이 많았었는데 어찌저찌 잘 해결하기는 개뿔, 아쉬움이 많이 남는 한 학기가 되었다. 이번 학기의 목표는 대략 아래의 2가지 였다.
  • 4월 10일, 후지쓰 테입아웃 완료
  • EE290C에서 새로운 연구 주제 찾기
4월에 테입아웃을 계획했던 이유는 후지쓰에서 시켜서 2012년 ISSCC를 목표로 했기 때문이다. 하지만, 안타깝게도 제 때에 일을 마치지 못했다. 2012년 VLSI까지는 시간이 많이 남아 있으니 별 문제 없겠지만, 그래도 뭔가 아쉽다. 밀린 테입아웃이 6월에 잡혔으니 이 때까지는 꼭 끝내야만 하겠다. 근데 왜 이렇게 기분이 축 늘어지는지...

이번 학기에는 들은 수업은 하나였다.
  • EE290C: High-Speed Electrical Interface Circuit Design
EE290 수업은 내 지도교수가 이번 학기에 심혈(?)을 기울여 강의한 high-speed I/O 과목이다. 뭐, 나야 저걸로 먹고 살 사람이니 완전히 새로운 내용은 없어야 정상이지만, 모르는 내용이 은근 있어서 공부를 그럭저럭 하기는 했다. 평가 기준이 "프로젝트 60%"이다보니 이건 수업이라기 보다는 연구에 가까웠다. "어차피 할 꺼 연구에도 도움이 되도록 열심히 해보자"는 마음가짐으로 시작은 했는데, 끝날 때는 "일단 적당히 끝냅시다"라는 마인드로 돌아가 버렸다. 난 안 될꺼야. 그래도 다행인 것은 CAD를 전공으로 하는 아이와의 공통 관심사를 찾게된 점이다. 아마도 올해 말이나 내년 초를 목표로 해서 CAD/회로 학회에 도전해보게 될 것 같다.

말아먹을 뻔 했으나 GPA 방어에 성공해서 다행.

하지만 이번 학기는 아직 끝난게 아니다. 후지쓰 테입아웃을 끝내야 비로소 끝났다고 할 수 있으니 앞으로도 좀 더 달려야겠다.

1 2 3 4 5 6 7 8 9 10 다음